Еще предложения

Купить GFCB у поставщиков

Продавец Наименование Склад Под заказ Цена
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=185000; кол.логич.ячеек 490000; RAM (ОЗУ) 41984000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=185000; кол.логич.ячеек 490000; RAM (ОЗУ) 41984000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=185000; кол.логич.ячеек 490000; RAM (ОЗУ) 41984000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=185000; кол.логич.ячеек 490000; RAM (ОЗУ) 41984000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=185000; кол.логич.ячеек 490000; RAM (ОЗУ) 41984000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=185000; кол.логич.ячеек 490000; RAM (ОЗУ) 41984000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=185000; кол.логич.ячеек 490000; RAM (ОЗУ) 41984000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=185000; кол.логич.ячеек 490000; RAM (ОЗУ) 41984000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=185000; кол.логич.ячеек 490000; RAM (ОЗУ) 41984000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=185000; кол.логич.ячеек 490000; RAM (ОЗУ) 41984000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=185000; кол.логич.ячеек 490000; RAM (ОЗУ) 41984000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=185000; кол.логич.ячеек 490000; RAM (ОЗУ) 41984000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=185000; кол.логич.ячеек 490000; RAM (ОЗУ) 41984000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=225400; кол.логич.ячеек 597000; RAM (ОЗУ) 53248000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=225400; кол.логич.ячеек 597000; RAM (ОЗУ) 53248000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=225400; кол.логич.ячеек 597000; RAM (ОЗУ) 53248000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=225400; кол.логич.ячеек 597000; RAM (ОЗУ) 53248000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=225400; кол.логич.ячеек 597000; RAM (ОЗУ) 53248000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=225400; кол.логич.ячеек 597000; RAM (ОЗУ) 53248000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=225400; кол.логич.ячеек 597000; RAM (ОЗУ) 53248000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=225400; кол.логич.ячеек 597000; RAM (ОЗУ) 53248000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=225400; кол.логич.ячеек 597000; RAM (ОЗУ) 53248000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=225400; кол.логич.ячеек 597000; RAM (ОЗУ) 53248000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=225400; кол.логич.ячеек 597000; RAM (ОЗУ) 53248000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=225400; кол.логич.ячеек 597000; RAM (ОЗУ) 53248000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=225400; кол.логич.ячеек 597000; RAM (ОЗУ) 53248000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=185000; кол.логич.ячеек 490000; RAM (ОЗУ) 41984000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=185000; кол.логич.ячеек 490000; RAM (ОЗУ) 41984000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=185000; кол.логич.ячеек 490000; RAM (ОЗУ) 41984000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=185000; кол.логич.ячеек 490000; RAM (ОЗУ) 41984000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=185000; кол.логич.ячеек 490000; RAM (ОЗУ) 41984000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=185000; кол.логич.ячеек 490000; RAM (ОЗУ) 41984000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=185000; кол.логич.ячеек 490000; RAM (ОЗУ) 41984000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=185000; кол.логич.ячеек 490000; RAM (ОЗУ) 41984000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=185000; кол.логич.ячеек 490000; RAM (ОЗУ) 41984000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=185000; кол.логич.ячеек 490000; RAM (ОЗУ) 41984000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=185000; кол.логич.ячеек 490000; RAM (ОЗУ) 41984000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=185000; кол.логич.ячеек 490000; RAM (ОЗУ) 41984000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=185000; кол.логич.ячеек 490000; RAM (ОЗУ) 41984000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=225400; кол.логич.ячеек 597000; RAM (ОЗУ) 53248000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=225400; кол.логич.ячеек 597000; RAM (ОЗУ) 53248000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=225400; кол.логич.ячеек 597000; RAM (ОЗУ) 53248000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=225400; кол.логич.ячеек 597000; RAM (ОЗУ) 53248000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=225400; кол.логич.ячеек 597000; RAM (ОЗУ) 53248000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=225400; кол.логич.ячеек 597000; RAM (ОЗУ) 53248000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=225400; кол.логич.ячеек 597000; RAM (ОЗУ) 53248000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=225400; кол.логич.ячеек 597000; RAM (ОЗУ) 53248000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=225400; кол.логич.ячеек 597000; RAM (ОЗУ) 53248000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=225400; кол.логич.ячеек 597000; RAM (ОЗУ) 53248000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=225400; кол.логич.ячеек 597000; RAM (ОЗУ) 53248000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=225400; кол.логич.ячеек 597000; RAM (ОЗУ) 53248000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=225400; кол.логич.ячеек 597000; RAM (ОЗУ) 53248000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=185000; кол.логич.ячеек 490000; RAM (ОЗУ) 41984000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=185000; кол.логич.ячеек 490000; RAM (ОЗУ) 41984000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=185000; кол.логич.ячеек 490000; RAM (ОЗУ) 41984000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=185000; кол.логич.ячеек 490000; RAM (ОЗУ) 41984000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=185000; кол.логич.ячеек 490000; RAM (ОЗУ) 41984000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=185000; кол.логич.ячеек 490000; RAM (ОЗУ) 41984000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=225400; кол.логич.ячеек 597000; RAM (ОЗУ) 53248000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=225400; кол.логич.ячеек 597000; RAM (ОЗУ) 53248000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=225400; кол.логич.ячеек 597000; RAM (ОЗУ) 53248000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=225400; кол.логич.ячеек 597000; RAM (ОЗУ) 53248000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=225400; кол.логич.ячеек 597000; RAM (ОЗУ) 53248000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=225400; кол.логич.ячеек 597000; RAM (ОЗУ) 53248000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=185000; кол.логич.ячеек 490000; RAM (ОЗУ) 41984000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=185000; кол.логич.ячеек 490000; RAM (ОЗУ) 41984000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=185000; кол.логич.ячеек 490000; RAM (ОЗУ) 41984000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=185000; кол.логич.ячеек 490000; RAM (ОЗУ) 41984000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=185000; кол.логич.ячеек 490000; RAM (ОЗУ) 41984000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=185000; кол.логич.ячеек 490000; RAM (ОЗУ) 41984000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=225400; кол.логич.ячеек 597000; RAM (ОЗУ) 53248000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=225400; кол.логич.ячеек 597000; RAM (ОЗУ) 53248000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=225400; кол.логич.ячеек 597000; RAM (ОЗУ) 53248000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=225400; кол.логич.ячеек 597000; RAM (ОЗУ) 53248000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=225400; кол.логич.ячеек 597000; RAM (ОЗУ) 53248000бит — 3 недели —
ЮЛ
Программируемая логическая интегральная схема (ПЛИС/FBGA); LAB/CLB=225400; кол.логич.ячеек 597000; RAM (ОЗУ) 53248000бит — 3 недели —
ЮЛ
Микросхема цифровой медиапроцессор DaVinci™; Uпит.=0,95…1,05 / 0,85…3,47В; Tраб. 0...+0°C — 3 недели —
ЮЛ
Микросхема цифровой медиапроцессор DaVinci™; Uпит.=0,95…1,05 / 0,85…3,47В; Tраб. 0...+95°C — 3 недели —
ЮЛ+ФЛ
(Displaytech) CHARACTER MODULE 6 шт 1 неделя 7 901 руб.
ЮЛ
(Eaton) — 8 недель —
ЮЛ
(Eaton) — 8 недель —
ЮЛ
(Eaton) — 8 недель —
ЮЛ
(Eaton) — 8 недель —
ЮЛ
(Eaton) — 8 недель —
ЮЛ
(Eaton) — 8 недель —
ЮЛ
(Eaton) — 8 недель —
ЮЛ
(Eaton) — 8 недель —
ЮЛ
(Eaton) — 8 недель —
ЮЛ
(Eaton) — 8 недель —
ЮЛ
(Eaton) — 8 недель —
ЮЛ
(Eaton) — 8 недель —
ЮЛ
(Eaton) — 8 недель —
ЮЛ
(Eaton) — 8 недель —
ЮЛ
(Eaton) — 8 недель —
ЮЛ
(Eaton) — 8 недель —
ЮЛ
(SECO S.p.A.) — заказ —
ЮЛ
(Displaytech) — заказ —
ЮЛ
(OCTEON) — 1 неделя —
To top

Сообщение для разработчиков

Отправить
Сообщение успешно отправлено. Спасибо за обратную связь.